{"id":378721,"date":"2024-11-01T09:28:46","date_gmt":"2024-11-01T09:28:46","guid":{"rendered":"https:\/\/www.ninjaone.com\/?post_type=content_hub&p=378721"},"modified":"2024-11-01T09:28:46","modified_gmt":"2024-11-01T09:28:46","slug":"risc-v","status":"publish","type":"content_hub","link":"https:\/\/www.ninjaone.com\/fr\/it-hub\/it-service-management\/risc-v\/","title":{"rendered":"Qu’est-ce que RISC-V\u00a0?"},"content":{"rendered":"

RISC-V<\/strong>\u00a0(prononc\u00e9 \u00ab\u00a0risk-five\u00a0\u00bb) est une architecture de jeux d’instructions (ISA) open-source utilis\u00e9e pour d\u00e9velopper des processeurs personnalis\u00e9s destin\u00e9s \u00e0 diverses applications finales. Elle a \u00e9t\u00e9 cr\u00e9\u00e9e \u00e0 l’origine comme une alternative aux architectures propri\u00e9taires, telles que celles propos\u00e9es par Intel et\u00a0ARM<\/a>. En raison de son ouverture et de ses qualit\u00e9s techniques, elle est devenu de plus en plus populaire ces derni\u00e8res ann\u00e9es.<\/p>\n

Dans ce guide informatique, nous r\u00e9sumerons ses points cl\u00e9s, en d\u00e9taillant notamment son cas d’utilisation potentiel pour la gestion des terminaux IdO.<\/p>\n\n

Qu’est-ce que RISC-V\u00a0?<\/h2>\n

RISC-V signifie Reduced Instruction Set Computing, et le \u00ab\u00a0V\u00a0\u00bb repr\u00e9sente la cinqui\u00e8me it\u00e9ration de l’architecture RISC. Elle a \u00e9t\u00e9 initialement propos\u00e9e et d\u00e9velopp\u00e9e dans les ann\u00e9es 1980 \u00e0 l’Universit\u00e9 de Berkeley, et \u00e0 l’Universit\u00e9 de Stanford, toutes deux en Californie. Elle \u00e9tait destin\u00e9 \u00e0 rem\u00e9dier aux complexit\u00e9s et aux inefficacit\u00e9s per\u00e7ues du CISC, ou \u00ab\u00a0Complex Instruction Set Computer\u00a0\u00bb (ordinateur \u00e0 jeu d’instructions complexe).<\/p>\n

Le CISC s’appuyait trop lourdement sur des jeux d’instructions denses pour mettre en \u0153uvre plusieurs op\u00e9rations simultan\u00e9ment. Les experts en informatique ont remarqu\u00e9 que les compilateurs CISC utilisaient in\u00e9vitablement un petit sous-ensemble de ces jeux d’instructions complexes. Cela a notamment conduit les chercheurs \u00e0 s’interroger sur la n\u00e9cessit\u00e9 d’un ensemble d’instructions plus large, ax\u00e9 sur la simplicit\u00e9, afin d’am\u00e9liorer\u00a0l’efficacit\u00e9 op\u00e9rationnelle<\/a>.<\/p>\n

Diff\u00e9rence avec CISC<\/h3>\n

Cette architecture est con\u00e7ue pour r\u00e9soudre les lacunes du CISC tout en restant open-source. En r\u00e8gle g\u00e9n\u00e9rale, les processeurs CISC disposent de quelques registres et de nombreuses instructions, dont la plupart ont acc\u00e8s \u00e0 la m\u00e9moire. En revanche, les processeurs RISC disposent de plusieurs registres, mais seulement d’un jeu d’instructions modeste, l’acc\u00e8s \u00e0 la m\u00e9moire \u00e9tant limit\u00e9 \u00e0 quelques instructions de chargement.<\/p>\n

Anecdote : Le professeur David Patterson de l’universit\u00e9 de Berkeley et le professeur John Hennesy de l’universit\u00e9 de Stanford ont re\u00e7u l’<\/em>ACM A.M. Turing Award<\/em><\/a>\u00a0en 2017 pour leurs travaux sur l’architecture RISC.\u00a0<\/em><\/p>\n\n\n\n\n\n\n\n
<\/td>\nCISC<\/b><\/td>\nRISC<\/b><\/td>\n<\/tr>\n
Instructions par cycle<\/b><\/td>\nPlus grandes et de longueurs variables<\/span><\/td>\nPlus petites et de longueur fixe<\/span><\/td>\n<\/tr>\n
Complexit\u00e9 de l’instruction<\/b><\/td>\nComplexe et polyvalent<\/span><\/td>\nSimple et plus standard<\/span><\/td>\n<\/tr>\n
Ex\u00e9cution des instructions<\/b><\/td>\nPlusieurs cycles<\/span><\/td>\nCycle unique<\/span><\/td>\n<\/tr>\n
Acc\u00e8s \u00e0 la m\u00e9moire et utilisation<\/b><\/td>\nUtilisation accrue de la m\u00e9moire<\/span><\/td>\nUtilisation plus efficace de la m\u00e9moire<\/span><\/td>\n<\/tr>\n<\/tbody>\n<\/table>\n

Fonctionnement<\/h2>\n

Contrairement aux architectures propri\u00e9taires, RISC-V est open-source, ce qui signifie que tout le monde peut le mettre en \u0153uvre sans payer de droits de licence(la nature open-source \u00e9tant elle-m\u00eame la licence<\/em>). Sa nature ouverte est sans doute sa caract\u00e9ristique la plus attractive et la raison pour laquelle il a gagn\u00e9 tant de terrain aujourd’hui.<\/p>\n

Cette architecture pr\u00e9sente \u00e9galement de nombreux avantages. \u00c0 la base, une ISA d\u00e9finit l’interface entre le logiciel et le mat\u00e9riel, dictant la mani\u00e8re dont un processeur ex\u00e9cute les instructions. Comme indiqu\u00e9 pr\u00e9c\u00e9demment, RISC-V met l’accent sur la simplicit\u00e9 et l’efficacit\u00e9 de l’ex\u00e9cution des instructions, ce qui offre de multiples cas d’utilisation, de l’universit\u00e9 \u00e0 l’a\u00e9rospatiale et au gouvernement, en passant par la gestion des points d’extr\u00e9mit\u00e9 de l’IdO.<\/p>\n

Cinqui\u00e8me g\u00e9n\u00e9ration d’un ISA sp\u00e9cifique, il s’agit d’une architecture exp\u00e9riment\u00e9e qui tente de rendre son utilisation beaucoup plus facile et accessible. Par rapport aux ISA incr\u00e9mentales traditionnelles, elle a \u00e9t\u00e9 con\u00e7ue pour \u00eatre modulaire. Cela signifie que la mise en \u0153uvre de RISC-V comprend une ISA de base obligatoire et plusieurs extensions ISA, ce qui permet de personnaliser les unit\u00e9s centrales en fonction des besoins de l’application.<\/p>\n

Cette architecture est g\u00e9r\u00e9e par le RISC-V International<\/em><\/a> une organisation \u00e0 but non lucratif qui supervise son d\u00e9veloppement et son \u00e9volution. L’un de ses principaux objectifs est de faire en sorte que la conception du RISC-V reste simple, fiable et accessible \u00e0 tous, plut\u00f4t que d’envisager l’ISA \u00e0 des fins commerciales.<\/p>\n

Importance<\/h2>\n

RISC-V est un ISA tr\u00e8s populaire, et il est facile de comprendre pourquoi. Son architecture ouverte favorise la collaboration entre un large \u00e9ventail de contributeurs et encourage le d\u00e9veloppement de processus personnalis\u00e9s. Cela favorise \u00e0 son tour un \u00e9cosyst\u00e8me tr\u00e8s modulaire. Cette architecture promet une infinit\u00e9 de cas d’utilisation et d’applications, depuis la prise en charge de t\u00e2ches de calcul complexes jusqu’\u00e0 une fiabilit\u00e9 et une s\u00e9curit\u00e9 accrues pour les applications complexes \u00e0 forte densit\u00e9 de donn\u00e9es. RISC-V est donc incroyablement \u00e9volutive et flexible.<\/p>\n

De plus, l’absence de droits de licence a des cons\u00e9quences \u00e9conomiques importantes. Les entreprises de toutes tailles peuvent l’impl\u00e9menter sans avoir \u00e0 payer de droits de licence. Cette accessibilit\u00e9 a contribu\u00e9 \u00e0 d\u00e9mocratiser la conception des processeurs, permettant et encourageant les innovateurs \u00e0 contribuer \u00e0 son \u00e9volution.<\/p>\n

Enfin, cette architecture est importante en raison de ses implications potentielles pour les technologies et les ISA futurs. RISC-V pourrait servir de base \u00e0 la construction de processeurs acc\u00e9l\u00e9r\u00e9s \u00e0 mesure que la demande d’architectures sp\u00e9cialis\u00e9es et sp\u00e9cifiques \u00e0 un domaine augmente.<\/p>\n

RISC-V et les terminaux IdO<\/h3>\n

RISC-V fait bande \u00e0 part dans le monde de l’architecture informatique, offrant des acc\u00e9l\u00e9rateurs r\u00e9volutionnaires pour l’intelligence artificielle, l’apprentissage automatique et d’autres technologies \u00e9mergentes. Une application potentielle est la\u00a0gestion efficace des appareils IdO<\/a>.<\/p>\n

Une \u00e9tude<\/a>\u00a0a montr\u00e9 qu’une architecture de c\u0153ur de traitement bas\u00e9e sur RISC-V avec des extensions DSP am\u00e9liorait la vitesse de gestion de l’IdO de 37\u00a0% pour les applications \u00e0 usage g\u00e9n\u00e9ral. Ce chiffre a \u00e9t\u00e9 multipli\u00e9 par 2,3 avec les extensions vectorielles.<\/p>\n

Comme le montre l’article, \u00ab\u00a0Les impl\u00e9mentations multic\u0153urs pr\u00e9sentent beaucoup moins de contentions de m\u00e9moire partag\u00e9e avec les nouvelles extensions ISA, ce qui permet \u00e0 une impl\u00e9mentation \u00e0 quatre c\u0153urs de surpasser une impl\u00e9mentation \u00e0 un seul c\u0153ur de 3,9 fois tout en ne consommant que 2,4 fois plus d’\u00e9nergie. Impl\u00e9ment\u00e9 dans une technologie avanc\u00e9e de 28nm, nous observons un gain d’efficacit\u00e9 \u00e9nerg\u00e9tique 5x meilleure lors du traitement pr\u00e8s du seuil \u00e0 0,46V o\u00f9 le cluster atteint 0,2 GOPS tout en consommant seulement 1 mW. Cela rend [RISC-V] int\u00e9ressante pour une large gamme d’applications IdO.<\/em><\/strong>\u00a0\u00bb<\/p>\n

Avantages<\/h2>\n

RISC-V fournit des instructions simplifi\u00e9es pour accomplir diverses t\u00e2ches. Par rapport au CISC, elle permet aux professionnels de l’informatique d’effectuer davantage d’actions sans surcharger la m\u00e9moire. Ses autres avantages sont les suivants\u00a0:<\/p>\n